Aufrufe: 0 Autor: Site-Editor Veröffentlichungszeit: 19.05.2026 Herkunft: Website
Weltraum-Solarzelle in dünnen Ge-Wafern
Risse in dünnen Ge-Wafern, die für Multijunction-Solarzellen (MJSCs) verwendet werden, entstehen durch eine Kombination aus thermischer Belastung durch CTE-Fehlanpassung, Oberflächen-/Kantendefekten, die als Rissinitiierungsstellen dienen, und mechanischer Beschädigung beim Ausdünnen, Dicing und Bonden. Die Lösung erfordert einen mehrgleisigen Ansatz, der sich mit Substratvorbereitung, Verarbeitungsparametern und Verpackungsdesign befasst.

1. Problemdefinition und Anforderungen
Materialsystem: Monokristalliner Ge-Wafer (Substrat) + III-V-Verbindungshalbleiterstapel (InGaP / InGaAs / Ge oder ähnlich), abgeschieden durch MOVPE, plus ein durch Klebstoff verbundenes Deckglas (Quarzglas oder Borosilikat).
Haupteinschränkungen:
• Ge ist spröde (Bruchzähigkeit ~0,6 MPa·m⁰·⁵) und hat einen WAK von ~5,9 × 10⁻⁶ /°C, im Vergleich zu Quarzglas mit ~0,55 × 10⁻⁶ /°C – eine etwa 10-fache Abweichung
• Weltraumsolarzellen schwanken im Orbit zwischen −170 °C und +140 °C, was zu wiederholter thermomechanischer Ermüdung führt
• Durch die Waferverdünnung (um die Masse für Raumfahrtanwendungen zu reduzieren) wird die Biegesteifigkeit verringert und die Biegespannung erhöht
Erfolgskriterien: Kein Waferbruch während des MOVPE-Wachstums, der Ausdünnung nach dem Wachstum, des Dicings, des Bondens und der thermischen Zyklen im Betrieb; Oberflächenrauheit Ra ≤ 17 nm auf der Rückseite; Kantenrauheit minimiert, um Rissbildungsstellen zu reduzieren.

2. Ursachenanalyse
3. Lösungsraum und Lösungsansätze
Der patentierte Ansatz von Boeing kombiniert speziell S1 + S2 + S3, um CTE-Fehlanpassungen zwischen Quarzglas-Deckglas und dem Ge-unterstützten MJSC zu beheben und so eine Ra-Reduzierung auf der Rückseite von ≥50 nm auf ≤17 nm und eine Ge-Dicke von >200 µm zu erreichen.
EP3719856A1 Der Low-Stress-Passivierungsansatz von Cactus Materials verwendet dielektrische Schichten mit geringem Stress, um den thermomechanischen Stress in auf <150 µm dünnen Rückkontakt-Mehrfachübergangszellen zu reduzieren.
Der Applied Materials-Ansatz (S4) reduziert die epitaktische Abscheidungsrate auf <1 µm/min, bis die Schicht eine Dicke von 2–30 µm erreicht, um Schlupf und Mikrorisse während der Halbleiterwafer-Epitaxie zu verhindern, und entfernt Brückenmaterialien zwischen Wafer und Träger vor dem Abkühlen, um thermisch induzierte Spannungen zu verhindern.
Die periphere Terrassen-/Grabenverarbeitung (S6) von Shin-Etsu Handotai verhindert, dass sich Risse, die an der abgeschrägten Außenkante entstehen, während des epitaktischen Wachstums in Richtung Wafermitte ausdehnen.
4. Lösungsvergleich
5. Wissenschaftliche und technische Grundlagen
6. Umsetzungsstrategie
Empfohlener integrierter Prozessablauf:
• Substratqualifizierung – Erhalten Sie Ge-Wafer mit spezifizierter Versetzungsdichte und Oberflächenrauheit; Führen Sie vor dem Laden in den MOVPE-Reaktor eine periphere Terrassen-/Grabenbearbeitung an den abgeschrägten Kanten durch.
• MOVPE-Wachstum – Verwenden Sie kontrollierte langsame Anstiegsraten während des Aufheizens und Abkühlens; Starten Sie die III-V-Abscheidung mit <1 µm/min, bis die erste Epischicht 2–30 µm erreicht. Entfernen Sie vor dem Abkühlen jegliches Wafer-Suzeptor-Brückenmaterial.
Gezielte MOVPE-Wachstumsbedingungen, die die erneute Ablagerung von Atomen an der Reaktordecke in Epischichten minimieren.
• Ausdünnung der Rückseite nach dem Wachstum – Führen Sie grobes und feines mechanisches Schleifen auf der Rückseite (zweite Seite) durch und streben Sie eine endgültige Ge-Dicke von >150 µm (idealerweise >200 µm für Raumfahrtanwendungen) an.
EP3719856A1 Führen Sie sofort eine nasschemische Ätzung durch, um schleifbedingte Kristalldefekte zu entfernen und Ra auf ≤17 nm zu reduzieren.
CA3075149C Verwenden Sie Läppbedingungen bei niedrigen Temperaturen, um die Schadenstiefe unterhalb der Oberfläche zu minimieren.
• Würfeln – Verwenden Sie eine diamantbeschichtete Säge anstelle von Ritzen und Brechen, um glatte, fehlerarme Kanten zu erzeugen, die Rissbildungsstellen minimieren.
• Kleben des Deckglases – Kleben Sie das Deckglas aus Quarzglas mit einem flexiblen Klebstoff auf Silikonbasis (z. B. einem für die Raumfahrt geeigneten Verkapselungsmittel); Härten Sie bei <100 °C aus, um eingefrorene thermische Spannungen durch den Temperaturversatz der Aushärtung zu minimieren.
• Qualifizierungsprüfung – Wärmezyklus zwischen –170 °C und +140 °C; Kanten und Rückseite mittels optischer Mikroskopie und REM untersuchen; Messen Sie die Waferbiegung vor und nach jedem Prozessschritt.
7. Risiken, Einschränkungen und Schadensbegrenzung
8. Empfehlungen
Primäre Empfehlung: Implementieren Sie das kombinierte Prozesspaket S1 + S2 + S3 – Rückseitenschleifen und -ätzen auf >150 µm (vorzugsweise >200 µm) mit Ra ≤17 nm, Diamantsägenschneiden und Aushärtung des Silikonklebers bei niedriger Temperatur (<100 °C). Dies ist der am direktesten validierte Ansatz für Ge-gestützte MJSCs in Weltraumumgebungen, der auf CTE-Fehlanpassungsfehler abzielt.
Sekundäre Empfehlung: Fügen Sie S4 (kontrollierte MOVPE-Anstiegsraten und langsame anfängliche Abscheidung) als Maßnahme im Reaktor hinzu, die minimalen Durchsatz kostet, aber thermisch bedingte Mikrorisse während des Wachstums deutlich reduziert.
Für ultradünne Wafer (<150 µm): Fügen Sie S6 (periphere Grabenverarbeitung) und spannungsarme Passivierungsschichten (S-Variante von S3) hinzu, um die verringerte mechanische Steifigkeit auszugleichen.
Alternative: Wenn das Würfeln mit einer Diamantsäge nicht möglich ist, polieren Sie die Kanten des Chips nach dem Anritzen und Brechen, um die schwerwiegendsten Rissbildungsstellen vor dem Bonden des Deckglases zu entfernen.
Die wichtigste Erkenntnis bei allen Lösungen ist, dass die intrinsisch niedrige Bruchzähigkeit von Ge bedeutet, dass die Rissbildung in jeder Phase – Oberfläche, Kante und Masse – unterdrückt werden muss, denn sobald ein Defekt ausreichender Größe vorhanden ist, wird die durch die CTE-Fehlanpassung verursachte Spannung in der thermischen Umgebung des Weltraums ihn zum Versagen führen. Kein einzelner Eingriff reicht aus; Die Kombination aus Defektminimierung an der Rückseite, an den Kanten und an der Epischicht-Grenzfläche sorgt zusammen mit der Spannungsreduzierung in der Verbindungsphase für eine robuste Rissverhinderung.
